正文︱MARK LAPEDUS
来源︱半导体工程
编译 | 编辑室
许多蚀刻设备供应商开始推出下一代选择性蚀刻工具,为新的存储器和逻辑器件铺平道路。
应用材料 (AMAT) 是第一家在 2016 年推出下一代选择性蚀刻系统(也称为高选择性蚀刻)的供应商。今天,Lam Research、TEL 和其他公司正在推出具有高选择性蚀刻能力的工具,为未来做准备3D DRAM 和 GAA 晶体管等技术。
通过高选择性蚀刻,专用蚀刻工具在 IC 生产过程中从微小芯片结构中去除或蚀刻材料。此外,这些高选择性蚀刻工具能够沿任何方向(各向同性)去除材料,而不会损坏器件的其余部分。在某些情况下,高选择性蚀刻工具也可以在一个方向(各向异性)去除材料。目前,现有的蚀刻工具可以在一定程度上进行选择性蚀刻,但能力有限,无法在先进节点上创建全新的器件结构。
图 1:从 FinFET 过渡到 GAA 以满足关键的各向同性选择性蚀刻要求(图片来源:Lam Group)
蚀刻已使用了数十年,是铸造厂必不可少的工艺。在一个简单的工艺流程中,该系统将二氧化硅材料沉积在晶圆上。然后,光刻系统在晶圆上每个裸片的材料上打印微小特征,蚀刻工具从每个裸片上去除不需要的材料,以构建各种架构,目标是达到埃级精度。(1 Å =0.1nm)
图 2:铸造厂中典型的图案化和蚀刻工艺步骤(来源:维基百科)
基本上,先进的蚀刻工具是一个带有腔室的独立系统。在操作中,晶片被插入腔室。在一种类型的蚀刻设备中,在其腔室中产生等离子体(电离气体)。“首先,我们制造等离子体。电子撞击气体分子,会产生离子和更多的电子定制微小程序,但也会产生自由基。自由基成为等离子体蚀刻系统中化学蚀刻的东西。这些自由基扩散到表面晶圆与一种材料发生反应,但不与其他材料发生反应。最后,蚀刻的晶圆被留下,结果是一个各向同性的过程。在正确的化学气体的情况下,可以实现高度的选择性,“解释说Fractilia CTO Chris Mack 在视频演示中。本质上,自由基可以是原子、分子或离子。
并非所有芯片工艺都需要高度选择性的蚀刻。在芯片生产中,很多蚀刻步骤都很简单,可以使用现有的蚀刻工具来实现。对于要求更高的芯片工艺,蚀刻供应商提供多种选择,包括更复杂的工具。高选择性蚀刻就是其中之一。使用专门的化学物质,具有这些功能的蚀刻工具可以去除目标材料,而无需修改或去除周围层。
该过程类似于原子层蚀刻 (ALE),但两者在许多方面有所不同。从根本上说,ALE 在原子尺度上选择性地去除目标材料。“使用 ALE 定制小程序企业 ,你试图一次去除一个原子层。你有极高的均匀性,你不必去除整个薄膜,”TechInsights 副主席 Dan Hutcheson 说。“使用选择性蚀刻,你可以锤击薄膜直到它完全消失。选择性蚀刻的优点是速度更快。关键是不要损坏薄膜下方或周围的材料。”
选择性蚀刻还涉及其他因素。“根据定义,当你进行蚀刻时 小程序微信公司 ,选择性是你想要去除的东西与你不想去除的东西之间的比率,”Hutcheson 说。例如,芯片制造商将二氧化硅材料沉积在基板上。芯片制造商希望材料的指定部分保留在设备中间,但希望移除其余部分。为此,需要在中间部分沉积光刻胶掩模材料。
在蚀刻过程中,腔室中的蚀刻剂(等离子体、气体/蒸汽、酸)会撞击晶片。蚀刻剂与掩模材料反应更慢 小程序多少钱啊 ,但与暴露的二氧化硅反应并更快地去除。
选择性是指暴露材料与其底层材料之间或暴露材料与周围材料之间的反应速率差异。换句话说,选择性是两种材料之间蚀刻速率的比率。
“选择性蚀刻是指以大于 1000:1 的极端选择性去除材料的过程,材料损失小于 2 埃或一个单层原子。为了说明这一点,通常蚀刻选择性在 20:1 范围内,”Ian 说Lam Group 产品营销总监 Latchford。
尽管如此,越来越多的应用需要高度选择性的蚀刻。所有这些都需要具有复杂化学成分的专用且昂贵的选择性蚀刻工具。
蚀刻法
根据 TechInsighs 的数据,全球蚀刻市场整体将从 2020 年的 140 亿美元增长到 2021 年的 199 亿美元。该公司表示,预计未来五年蚀刻市场将以每年 7% 的速度增长。AMEC、应用材料、日立、Lam、Plasma-Therm 和 TEL 都是蚀刻业务的参与者。
在 IC 行业的早期,芯片制造商制造自己的设备。根据 VLSI Research 的历史文件,当时蚀刻过程是在通风橱下的水槽中进行的,现在是 TechInsights 的一部分。本质上,晶圆需要通过将其浸入化学蚀刻剂槽中进行冲洗。这会从晶片上去除材料。
在 1960 年代后期,现已倒闭的芯片制造商 Signetics 进行了最早的等离子蚀刻研究。到 1970 年代,市场上有几家商业蚀刻设备供应商。
早期,蚀刻技术演变为两大类:湿法蚀刻和干法蚀刻。在该系统中,湿法蚀刻通过将晶片浸入液体溶液中来去除材料。
干法刻蚀占有较大的市场份额,在当今芯片生产中得到广泛应用。干法刻蚀进一步分为三种类型或方法:等离子刻蚀、反应离子刻蚀(RIE)和溅射刻蚀(也称为离子束刻蚀)。每种方法用于不同的应用。
从技术上讲,选择性蚀刻是一种应用,而不是一个单独的类别 上海开发微信小程序 ,它适用于湿法和干法蚀刻。在任何情况下,目标都是在整个晶圆上进行具有良好均匀性的高精度蚀刻。
溅射或离子束蚀刻是物理过程。在操作中,晶片被放置在系统中,并且该工具在恒定加速度下产生离子以从芯片上去除材料。
RIE 开发于 1970 年代,是一种在当今芯片中广泛使用的等离子工艺。在操作中,系统中会产生离子,然后撞击晶片表面。这反过来又会从芯片上去除材料。
与此同时,等离子蚀刻则不同。“在这个系统中,第一步是产生高密度等离子体,它由许多具有不同反应性的电子、离子和中性物质组成,”Imec 蚀刻研发工程师 Philippe Bézard 说。“然后通过离子过滤器过滤掉离子(可视化带有小孔的板),或者用更大的气压对晶片加压,使离子随着时间的推移而中和。”
剩余的自由基将在晶片表面上扩散并被吸收。“底物中的原子会引发与气相中其他分子的反应,形成挥发性分子,”Bézard 说。
每种蚀刻方法都具有不同的特性,例如选择性和方向性。方向性包括各向同性和各向异性蚀刻。
“(在溅射蚀刻中),我们可以获得高度的各向异性,但不能获得高度的选择性,”Fractilia 的 Mack 解释道。“RIE 提供了良好的选择性、高各向异性和适中的蚀刻速率。控制有时很困难。”
有时,芯片制造商越来越需要定向和选择性蚀刻。等离子蚀刻脱颖而出。“通常,该过程是各向同性的,并且可能具有高度选择性,”麦克说。“为了获得更好的选择性,我们需要化学。”
图 3:各向同性或多向蚀刻(顶部)与各向异性或定向蚀刻(底部)(来源:维基百科)
ALE 和选择性蚀刻
许多先进的芯片需要高度选择性的蚀刻。多年来,半导体行业已经开发出用于存储器和逻辑的全新复杂器件。
自 2011 年以来,一些代工厂已开始提供使用 FinFET 晶体管的先进工艺。芯片供应商围绕 FinFET 工艺开发芯片。如今,代工客户正在 16nm/14nm、7nm 和 5nm 工艺节点上开发带有 FinFET 的芯片。3nm FinFET 工艺也在开发中。
此外,在 3nm 或 2nm 工艺节点中,一些代工厂开始引入 GAA 晶体管,这些晶体管比 FinFET 更快且功耗更低。但 GAA 晶体管也更昂贵且更难制造。
与此同时,内存制造商正在开发更先进的 3D NAND、DRAM 和各种下一代内存类型。
这些设备为设备制造商带来了巨大的制造挑战,这正在影响更先进的工艺和工具的开发。对于先进的晶体管和最新的 DRAM,芯片制造商正在使用极紫外 (EUV) 光刻技术,这是一种 13.5nm 波长系统,用于对芯片中的微小特征进行图案化。
沉积和蚀刻工具的供应商也面临一些挑战。“有很多过程挑战,”TEL 高级技术员罗伯特克拉克在最近的 IEDM 会议上发表演讲时说。“随着技术的迭代,纵横比越来越高。这就是我们需要解决的问题。这会产生各种蚀刻问题以及沉积问题。沉积物、空隙和键合线存在保形性。还有弯曲、弯曲、加载和蚀刻过程中的选择性问题。
幸运的是,蚀刻供应商已经开发出几种新功能来应对这些挑战。ALE 和高选择性蚀刻是其中的创新。
经过多年的研发,蚀刻供应商在 2010 年代中期推出了 ALE 工艺。ALE 在原子水平上选择性地去除目标材料。
在 ALE 的一个示例中,晶片被放置在 ALE 系统的腔室中。第一步是在腔室的硅表面上注入氯气。氯分子在表面被吸收,从而改变表面。然后将氩离子注入腔室,轰击表面并去除改性层。
ALE 有两种类型:等离子和热。生产中的等离子 ALE 可实现各向异性蚀刻。仍在开发中的热 ALE 使用热反应进行各向同性蚀刻。
“等离子或热 ALE 更多的是对蚀刻的极端控制,而不是整体选择性,”Imec 的 Bézard 说。“有时它比传统的等离子蚀刻更好,有时更差。但所需和实现的选择性远低于高选择性蚀刻。”
此外,ALE 速度慢,各向同性能力有限。在某些情况下,ALE 会对结构造成尽可能小的损坏。
高选择性蚀刻是不同的。“高选择性蚀刻本身就是一种蚀刻方法。高选择性蚀刻是一种技术,实现选择性是最重要的规范,”Imec 的 Bézard 说。
选择性蚀刻已用于芯片生产多年,但技术有限。“在引入早期选择性蚀刻系统之前,想要进行各向同性蚀刻的芯片制造商会使用湿法蚀刻,”Lam 的 Latchford 说。“但湿法蚀刻在精度、控制和材料方面非常有限,根本无法创造出芯片制造商需要继续开发到更小节点的新器件结构。
随着时间的推移定制微小程序,该行业已经开发出使用干法蚀刻的选择性蚀刻工艺。今天,应用材料、Lam、TEL 和其他公司提供具有下一代选择性蚀刻功能的工具。供应商对同一流程使用不同的名称。有人称其为极端选择性蚀刻、高度选择性蚀刻或精密选择性蚀刻。但它们都使用具有专有化学物质的专用腔室进行高选择性蚀刻。腔室集成在标准蚀刻平台上。”
对于其选择性蚀刻系统,Applied 使用两步法来实现各向同性蚀刻。首先,对表面进行处理。然后,产生自由基,从而去除目标材料。
“基于侵蚀的方法极具选择性。它可以在不接触另一个表面的情况下蚀刻一种材料,”应用材料公司副总裁 Uday Mitra 在 2017 年的一次采访中解释道。
同时,Lam Group 最近推出了三款选择性蚀刻产品——Argos、Prevos 和 Selis。Prevos 使用新型化学物质为氧化物、硅和金属提供选择性蚀刻剂。Selis 使用自由基和热蚀刻能力进行选择性蚀刻。Argos 选择性地修改和净化晶圆表面。
高选择性蚀刻可用于存储器和逻辑器件中的各向异性或各向同性应用。每个应用程序也可以具有不同的选择性。
“这完全取决于所使用的蚀刻应用和类型,”Imec 的 Bézard 说。“对于等离子蚀刻定制微小程序,不同聚合物之间 50:1 的选择性被认为是非常高的。通常小于 10:1。例如,当使用循环工艺(通常大于 300:1) 来选择性地将硅蚀刻成氧化物时,这将被认为非常低。”
无论应用程序如何,所有过程都具有挑战性。“一般蚀刻具有一定的选择性。然后,当你进行选择性蚀刻时,你所说的选择性要高出几个数量级,”TechInsights 的 Hutcheson 说。“当你使用纯选择性蚀刻等方法时,它更接近于纯化学工艺。但现在你必须弄清楚如何使化学作用发挥作用。你想要过度蚀刻一点,这样你就可以确保去除所有的但是不能蚀刻太多,否则底层的材料也会被去除。越能提高选择性,越能保证在 300mm 晶圆上蚀刻均匀。对于我们的精度,必须达到 300mm水埃级精度,这个精度是惊人的。
高选择性蚀刻设备的应用范围
高选择性蚀刻有许多应用。例如,使用各向异性高选择性蚀刻形成自对准触点。在芯片中,触点是将晶体管连接到器件中第一层铜互连的微小结构。
同时,在 2020 年,TEL 和 Imec 发表了一篇关于硅修整应用的各向同性无等离子体工艺的论文。本质上,蚀刻工具微调薄膜或材料以形成所需的结构形状。该工艺可应用于 FinFET 和 GAA。
GAA 中使用了其他选择性蚀刻。在 3nm 或 2nm 工艺节点,领先的代工厂及其客户最终将转向 GAA 晶体管工艺或纳米片 FET。纳米片 FET 是一种旋转 90 度的 FinFET,这会在每个水平堆叠的鳍片之间形成垂直栅极材料。每个鳍就像一张纸,是一个通道。
为了在晶圆厂中制造纳米片,外延工具在衬底上沉积超薄的 SiGe 和硅交替层,形成超晶格结构。这种结构可以具有三层、五层或更多层的每种材料。
微小的垂直鳍被印刷并蚀刻到超晶格结构中,然后形成内部间隔物。为此,对超晶格结构中的SiGe层的外部进行蚀刻,然后用介电材料填充。
KLA 工艺控制解决方案主管 Andrew Cross 表示:“内部隔离模块提供了对有效栅极长度的控制,并将栅极与源极/漏极外延隔离开来。” “在内部垫片形成的每个步骤中,精确控制压痕和最终垫片凹槽的形状和 CD 对于保障设备性能至关重要。”
接下来,形成源/漏电极。然后,去除超晶格结构中的 SiGe 层,留下构成通道的基层或硅片。
“通道释放需要单独控制板材高度、角腐蚀和通道弯曲,”Onto Innovation 战略计划高级总监 Scott Hoover 说。
最后,通过沉积高k电介质和金属栅极材料形成栅极。每个步骤都会带来一些挑战,尤其是内部垫片和通道释放过程。
“对于纳米片器件制造的每一个关键步骤,关键是采用高度选择性的气相蚀刻工艺,”IBM Research 的高级技术人员 Nicolas Loubet 说。“关于通道释放,需要大于 150:1 的 SiGe 到 Si 蚀刻选择性以防止纳米片硅通道损失,这可能导致迁移率下降、高通道电阻和不同纳米片宽度的器件之间更大的可变性。蚀刻工艺还需要在一个小腔内以可控的蚀刻速率对 SiGe 进行完全蚀刻,并且不应该是自限性的。”
在最近的一篇论文中,IBM 和 TEL 展示了一种 GAA 横向干法蚀刻技术,该技术使用新型化学物质实现了大于 150:1 的选择性。
同时,Lam Group 还针对 GAA 内部间隔和释放步骤开发了高选择性蚀刻工艺。例如,Lam Group 结合了新的 Prevos 和 Selos 工具来实施通道腐蚀步骤。
“在 GAA 架构中,仅去除了 SiGe 材料层,而器件的所有其他部分保持相对不变。有了这种能力,芯片制造商可以雕刻需要埃级精度的纳米级特征,以避免对其他关键材料层的去除、修改或损坏,”Lam 的 Latchford 说。
对于任何工具供应商来说,这都是一个艰难的过程。“挑战不是找到化学物质,”Imec 的 Bézard 说。“每个纳米片将具有完全相同的选择性,因为底部纳米片将看到蚀刻气体与基板的相互作用比顶部纳米片更多。因此会产生非常局部的差异。这就是需要做的事情。神奇发生的地方。我们需要确保每个纳米片都能看到与其他纳米片相同的东西。”
图 4:Lam 的 Selis-Prevos 系统在纳米片 FET 和其他工艺中蚀刻 SiGe/Si 叠层(图片来源:Lam’s)
未来设备
未来的器件还需要高度选择性的蚀刻,例如互补 FET (CFET),一种 3D 堆叠逻辑器件。CFET 目前正在开发中。
内存是另一个应用程序。如今,内存制造商正在进入 DRAM 扩展的下一阶段,但随着技术接近其物理极限,他们面临着一些挑战。
为此,内存制造商正在开发 3D DRAM,这是一种在许多方面类似于 3D NAND 的技术。3D DRAM 距离量产还有几年的时间。“在 3D DRAM 中,重大的设计变化解决了平面设计中面临的许多缩放问题,同时对横向选择性蚀刻产生了巨大的需求。”
总结
可以肯定的是,该行业正在开发一系列面向未来的设备。芯片制造商需要在多个领域使用更先进的工具 定制手机小程序 ,例如沉积、检测、光刻和计量。
高选择性蚀刻是工具组合的重要补充。Latchford 说:“这些解决方案使芯片制造商能够制造出越来越强大和复杂的芯片,这些芯片可以支持计算和性能密集型技术,例如自动驾驶汽车、先进的数字医疗保健和即将到来的元宇宙。”
发现、改变
探知、求新
共享,感恩一路相伴
昱远品牌形象已完成全面升级
点击访问新官网